Apèsi sou machin nan plasman

Yo nan lòd yo genyen yon plas nan konpetisyon feròs mache jodi a, manifaktirè pwodwi elektwonik yo dwe toujou ap jwenn yon nouvo fason ki ka diminye pri pwodwi ak tan entwodiksyon pwodwi, epi an menm tan an ka kontinyèlman amelyore kalite nouvo pwodwi yo. Anplis de sa, pwosesis fabrikasyon ak pwosedi yo dwe amelyore, ak manifaktirè elektwonik yo dwe tou pouse manifaktirè aparèy semi-conducteurs yo enkòpore plis fonksyon nan sikui entegre pwogramasyon miniaturize gwosè (PICs). Se konsa, pou konsepsyon ak fabrike nan pwodwi elektwonik-wo fen, pran yon chemen ki pi piti gwosè, pi wo fonksyon ak pi ba pri klèman demontre devan nou. Nan kontèks sa a, sikwi entegre pwogramasyon jodi a gen anpil broch, gen fonksyon fò, epi sèvi ak fòm asanble inovatè. Men, manifaktirè elektwonik ki vle sèvi ak dènye aparèy PIC yo dwe simonte kèk nan pwoblèm yo rankontre nan pwosesis pwogramasyon an. Senpleman mete, yo nan lòd yo kapab pwograme aparèy PCI san pwoblèm, kèk nouvo metòd bezwen aprann. Fuhaoyun bay sipò teknik pou machin plasman JUKI nan tè pwensipal Lachin.

background biznis

Pou aparèy PIC, pakè DIP, PLCC oswa SOIC yo te jeneralman itilize nan tan lontan an. Sepandan, kòm demann pou pwodwi kontra enfòmèl ant, segondè-pèfòmans ogmante, aparèy PIC ki pi avanse yo nesesè. Aparèy memwa flash jodi a yo disponib nan SOP, TSOP, VSOP, BGA, ak ti pakè BGA. Mikro-pèfòmans segondè, aparèy CPLD ak aparèy FPGA yo ka pake nan QFP, BGA ak mikwo BGA, ak konte pin soti nan 44 a plis pase 800.

Akòz konte a trè wo ak ti fòm faktè, pi fò nan eleman sa yo disponib sèlman nan pakè amann. Konpozan ki byen anplasman yo gen fil trè frajil, ak yon anplasman sèlman 0.508mm (20 mils) oswa prèske pa gen okenn clearance. Se konsa, moun ap gade nan itilizasyon aparèy PIC pou rankontre defi sa a. Aparèy PIC ki gen dansite segondè ak pèfòmans segondè yo chè, mande pou bon jan kalite ekipman pwogramasyon, epi mande pou kontwòl pwosesis trè bon pou minimize fatra eleman.

Konpozan byen anplasman yo nòmalman sèten yo rankontre menas soti nan koplanarite ak lòt fòm domaj plon pandan operasyon ki pwograme men yo. Si broch yo domaje, li ka lakòz pwoblèm ak fyab nan jwenti yo soude, ki pral ogmante pousantaj defo nan pwosesis fabrikasyon an. Menm jan an tou, konpozan segondè-dansite pral aktyèlman pran plis tan nan pwogram, ki diminye efikasite pwodiksyon an.

pwogramasyon sou yon tablo sikwi

Itilizatè yo nan aparèy PIC avanse fè fas a yon chwa difisil: risk bon jan kalite pwoblèm ak men-pwogram yo? Oswa èske w ap chèche yon metòd pwogramasyon altènatif ki elimine manyen manyèl?

Pou kapab reyalize lèt la, manifaktirè yo okòmansman te kòmanse sèvi ak pwogramasyon sou tablo (OBP pou kout). OBP se yon metòd senp pou pwograme PIC la apre li fin monte sou yon tablo sikwi enprime (PCB pou kout). An jeneral, tès oswa tès fonksyonèl yo te pote sou tablo sikwi a. Flash memwa, Elektwonikman efase pwogramasyon memwa pou lekti sèlman (EEprom pou kout), aparèy CPLD ki baze sou EEprom, aparèy FPGA ki baze sou EEprom, ak mikrokontroleur ak memwa flash entegre oswa EEprom, tout nan yo ki itilize Programming nan fòm OBP.

Pou satisfè kondisyon itilizasyon memwa flash ak mikrokontwolè, fason ki pi komen pou aplike OBP se sèvi ak pwogramasyon ekipman tès otomatik (ATE) avèk èd nan yon aparèy kabann nan klou. Pwogramasyon se byen konplike pou aparèy lojik, epi li pa apwopriye pou pwogramasyon ak enstalasyon ATE pin-on-disk.

Yon nouvo teknoloji OBP te devlope orijinèlman baze sou espesifikasyon IEEE pou sipòte tès yo montre yon avni pwomèt. Spesifikasyon sa a, ki rele IEEE 1149.1, espesifye yon seri pwotokòl pou eskanè fwontyè e li te itilize nan anpil metòd pwogramasyon PIC.

Si manifaktirè pwodwi elektwonik vle sèvi ak metòd pwogramasyon IEEE 1149.1, yo konte sou zouti pwoteksyon pwopriyete entelektyèl sitou bay divès kalite manifakti semi-conducteurs. Men, pwogramasyon ak zouti yo trè dousman. Epitou, akòz ensten yo pwoteje pwopriyete entelektyèl, chak zouti limite a aparèy yo itilize pa yon sèl itilizatè. Sa a ta dwe yon gwo dezavantaj si yon aparèy PIC sou yon tablo te itilize pa plizyè itilizatè.

An jeneral, lè l sèvi avèk metòd OBP la elimine nesesite pou manyèlman manipile aparèy la ak enkòpore pwogram nan tès, osi byen ke pwodiksyon manifakti ralanti. Sepandan, tan ki nesesè pou pwogramasyon an ka ralanti tou.

ATE rele pwogramasyon

Itilizasyon orijinal ekipman ATE se te pou tès nan sikwi PCB asanble yo pou jwenn defo fabrikasyon tankou tras louvri, bout pantalon, eleman ki manke, ak aliyman konpozan yo. Yon aparèy pin-to-disk se yon konfigirasyon etalaj ak pwen final tès ki chaje prentan ki kreye yon koòdone mekanik ak elektrik ant PCB a ak sikwi kondwi siyal ekipman tès ATE a.

Yon fwa PCB a byen konekte ak aparèy PIN-sou-disk la, kous la kondwi siyal nan ekipman tès ATE a pral voye siyal pwogramasyon nan aparèy la sib PIC nan aparèy la PIN-sou-disk ak PCB la. Anplis tès pou defo mekanik, ekipman ATE ka itilize tou pou pwograme aparèy PIC yo. Se pwogramasyon an ak efase nan eleman entegre nan pwogram nan tès tablo, ki se Lè sa a, itilize nan pwogram aparèy la sib.

IEEE 1149.1 Boundary Scan Programming

Yo nan lòd yo ogmante dansite ak konpleksite nan eleman PCB, li trè difisil teste ankadreman sikwi ak konpozan, espesyalman pou eleman PCB ak espas limite. Yo nan lòd yo rezoud pwoblèm sa a efektivman, yon pwotokòl tès fwontyè eskanè (IEEE 1149.1) te vin genyen.

Estanda tès IEEE 1149.1 pèmèt pwogramasyon lojik oswa aparèy memwa flash sou tablo sikwi rasanble pa yon aparèy ekstèn entèlijan. Aparèy pwogramasyon sa a fòme yon koòdone koneksyon ak tablo sikwi a atravè yon Pò Aksè Tès estanda (TAP pou kout). Tout bagay sa yo mande pou yon inite kontwòl pyès ki nan konpitè JTAG, yon sistèm lojisyèl JTAG, yon PCB JTAG-konpatib, ak yon pò aksè tès kat fil.

Travay fwontyè eskanè yo ka reyalize lè l sèvi avèk yon ekipman pwogramasyon espesyalize dedye sikwi, oswa yon lòt opsyon, lè l sèvi avèk kèk zouti ke konpayi yo ofri tankou GenRad, Hewlett-Packard ak Teradyne ATE tèsteur Ozetazini, yo ka teste nan eskanè fwontyè ATE IEEE 1149.1. pwogramasyon travay sou aparèy la.

Youn nan pi gwo avantaj ki genyen nan adopte estanda IEEE a se ke li ka pwograme yon gran varyete eleman ki soti nan founisè diferan sou PCB la menm. Sa a diminye tan an jeneral pwogramasyon ak senplifye pwosesis fabrikasyon an.

Otomatik Programming (AP) Ekipman

Teknoloji PIC kontinye avanse, kidonk nouvo ekipman pwogramasyon automatisation ak teknoloji kenbe menm vitès la. Pa egzanp, Data I/O's ProMaster 970 otomatik ki fonksyone byen-pitch pwogramasyon aparèy ka pwograme aparèy PIC nan estil pakè avanse tankou BGA, Micro BGA, SOP, VSOP, TSOP, PLCC, SON ak CSP. Doub tèminal pick-and-place (PNP) ak 8, 10, oswa 12 sipò si ou vle maksimize efikasite aparèy. Aparèy pwogramasyon an ka patisipe tou nan kontwòl kalite aparèy la. Pou egzanp, pwoblèm coplanarity ak domaj pin yo nòmalman inègzistan, kòm sistèm nan vizyon lazè entegre asire plasman aparèy trè presi.

Akòz varyete entèfas pwogramasyon ak konfigirasyon aparèy PNP, pwogramasyon gwoup otomatik ka jeneralman 5 a 10 fwa pi vit pase pwogram ATE. Epitou, zouti sa yo pwogramasyon yo fèt pou pwogramasyon, pa pou teste tablo a oswa fonksyon, pou yo ka bay bon jan kalite pwogramasyon trè bon.

Aparèy PIC ki byen anplasman ka chè anpil, kidonk diminye pousantaj domaj pandan fabrikasyon an ta amelyore anpil pwen ekilib manifakti a. Sistèm pwogramasyon otomatik ki ka aplike nan pifò konpozan tou trè fleksib epi li ka adapte ak fòm aparèy pake avanse. Kapasite pou konbine pwodiktivite segondè, kalite siperyè ak fleksibilite rezilta nan pi ba pri pwogramasyon disponib pou chak aparèy souvan mwens pase 20 pousan nan pri pwogramasyon ATE.

Chwazi yon estrateji pwogramasyon

Lidè pwodiksyon souvan konsidere diferan fason pou pwogramasyon, epi yo mande, "Ki fason pwogramasyon ki pi bon pou mwen?" Pa gen yon sèl repons ki adapte tout ka itilize. Kontni yo peze pral jeneralman gen ladan: solisyon an adopte pou efikasite pwodiksyon, orè a nan itilizasyon liy pwodiksyon, pri a nan PCB, pwoblèm kontwòl pwosesis, nivo pousantaj defo, jesyon nan founisè, pri nan gwo ekipman, ak jesyon nan envantè. pral gen yon enpak.

Enpak sou pwodiktivite

Pwogramasyon ATE diminye pwodiktivite paske yo ajoute plis tan pou kapab satisfè bezwen pwogramasyon yo. Pa egzanp, si li pran 15 segonn pou teste pou tcheke domaj nan pwosesis fabrikasyon an, yon lòt 5 segonn ka bezwen pou pwograme eleman an. ATE aji tankou yon pwogramè pò sèl trè chè. Epitou, pou gwo dansite flash ak aparèy lojik ki pran plis tan pou pwograme, tan an jeneral tès ki nesesè yo pral pi long, ki se yon tèt fè mal. Se poutèt sa, lè pwogramasyon an piti anpil konpare ak tan tès total tablo a, metòd pwogramasyon ATE a se metòd ki pi pri-efikas. Pou ogmante pwodiktivite ak pou misyon pou minimize tan pwogramasyon long, teknik pwogramasyon ATE yo ka konbine avèk teknik sou tablo tankou eskanè fwontyè oswa youn nan anpil metòd patante yo.

Yon lòt solisyon se pwograme sèlman kòd la bòt nan aparèy la sib lè tablo a ap teste. Rès pwogramasyon aparèy la fèt lè pa gen okenn enpak sou pwodiktivite, tipikman lè aparèy la teste fonksyonèl. Sepandan, sof si kapasite ATE a depase, kapasite tès fonksyonèl la ase, epi metòd pwogramasyon ki pi pri-efikas pou aparèy ki gen gwo dansite se yon aparèy pwogramasyon otomatik. Ka nan pwen: Aparèy ProMaster 970 la configuré ak 12 pò, ki kapab pwogramasyon ak lazè make 600 8M flash memwa pou chak èdtan. Kontrèman, yon ATE, oswa yon tèsteur fonksyonèl, ta pran 60 a 120 èdtan pou konplete travay pwogram sa yo.