Chwa a nan sistèm nan règ pwogramasyon machin plasman

Anpil manifaktirè elektwonik poko reyalize ke aparèy flash, CPLD ak FPGA toujou mande pou algoritm pwogramasyon. Chak eleman diferan, epi règ pwogramasyon yo pa ka fè echanj ant diferan founisè semi-conducteurs. Se poutèt sa, si yo pral sèvi ak pwogram ATE, enjenyè tès yo dwe ekri yon sistèm règ pwogramasyon pou chak eleman ak tout founisè altènatif (ki deja egziste ak devlope).

Sèvi ak yon sistèm règ kòrèk ap lakòz echèk pandan pwogramasyon oswa pandan tès tablo a, ak lè itilizatè a posede pwodwi a (pi move nan tout). Bagay ki pi difisil pou fè fas a se ke founisè semi-conducteurs yo toujou ap chanje règ pwogramasyon yo nan lòd yo ogmante sede, ogmante retansyon done, ak diminye depans fabrikasyon. Se konsa, menm si sistèm nan règ pwogram ekri jodi a kòrèk, gen yon bon chans ke règ yo pral chanje byento. Anplis de sa, ni founisè ATE a ni founisè semi-conducteurs la pral kontakte itilizatè a nan tan lè sistèm règ la chanje.